



## AVVISO N. 372/2012

### selezione pubblica, per titoli ed esami, per l'attribuzione di n. 1 assegno di ricerca "professionalizzante" (categoria A) presso il Dipartimento di Elettronica e Telecomunicazioni.

Il Politecnico di Torino intende attribuire n. 1 assegno per lo svolgimento di attività di ricerca nell'ambito del programma di ricerca: "**Implementazione di CUDA in hardware su FPGA**", di cui alla scheda allegata.

Campo di ricerca:	<b>Engineering</b>
Settore Scientifico Disciplinare:	<b>ING-INF/01 – Elettronica</b>
Durata assegno:	<b>1 anno</b>
Importo lordo assegno:	<b>Euro 19.367,00 annui lordi</b>

La domanda di partecipazione alla selezione, redatta sull'apposito modulo e corredata della documentazione indicata nel bando generale per l'attribuzione di assegni di ricerca, dovrà essere presentata presso l'Area Risorse Umane, Organizzazione, Trattamenti Economici e Previdenziali - Ufficio Personale non strutturato ed elaborazione dati – stanza n. 3 – **dal lunedì al giovedì dalle ore 10.00 alle ore 13.00 e dalle ore 14.00 alle ore 16.00, il venerdì dalle ore 9.00 alle ore 13.00**, ovvero inviata tramite fax, allegando copia di un documento di riconoscimento in corso di validità, al n. 0110905919, **entro le ore 16.00 del giorno 03.12.2012**. La data di arrivo sarà comprovata dal timbro a calendario apposto dall'ufficio. Non saranno ritenute valide le domande pervenute oltre il suddetto termine.

La selezione verrà effettuata, per titoli e colloquio, secondo il programma d'esame sotto indicato:

<b>Titolo di studio richiesto per la partecipazione:</b>	Diploma di laurea dell'ordinamento previsto dal D.M. 270/2004 nelle seguenti classi: LM-29 (Ingegneria Elettronica), LM-25 (Ingegneria dell'Automazione),  oppure Diploma di laurea dell'ordinamento previsto dal D.M. 509/1999 nelle seguenti classi: 32/S (Ingegneria Elettronica), ovvero 29/S (Ingegneria dell'Automazione)  oppure Laurea in Ingegneria Elettronica, conseguita ai sensi degli ordinamenti didattici antecedenti il D.M. 509/1999,  oppure titolo universitario straniero equivalente
<b>Campi su cui dovranno vertere i titoli:</b>	Sintesi hardware da SystemC, sintesi ad alto livello per FPGA.
<b>Temi del colloquio:</b>	Il colloquio verterà su: Realizzazione hardware di moduli SystemC, sintesi ad alto livello, model-based design, modelli di programmazione per GPU, language-to-language compiler.  Saranno, inoltre, discussi i titoli ammessi a valutazione e accertata la conoscenza della lingua inglese e per i cittadini stranieri anche di quella italiana.



### CALENDARIO DELLE PROVE:

<b>Affissione elenco valutazione titoli:</b>	il 21.12.2012 – ore 12,45 alla bacheca del Dipartimento di Elettronica e Telecomunicazioni del Politecnico di Torino – Torino - C.so Duca degli Abruzzi, 24.
<b>Colloquio:</b>	il 21.12.2012 – ore 16,40 presso il Dipartimento di Elettronica e Telecomunicazioni - Politecnico di Torino – Torino – C.so Duca degli Abruzzi, 24.

#### **Titoli:**

Sono valutati, purché in settori attinenti a quello per il quale è bandito l'assegno, i seguenti titoli:

- il dottorato di ricerca fino a 10 punti;
- il voto di laurea fino a 5 punti;
- pubblicazioni fino a 15 punti;
- i diplomi di specializzazione e gli attestati di frequenza di corsi di perfezionamento post laurea conseguiti in Italia o all'estero fino a 10 punti;
- lo svolgimento di documentata attività di ricerca (compresa quella effettuata nell'ambito dello svolgimento della tesi di laurea o di dottorato) presso soggetti pubblici e privati con contratti, borse di studio o incarichi, sia in Italia che all'estero, fino a 20 punti con un massimo di 4 punti all'anno.

Coloro che hanno prodotto domanda dovranno presentarsi nel luogo, giorno ed ora su indicati, muniti di valido documento di riconoscimento.

Il bando generale per l'attribuzione degli assegni di ricerca, cui si rinvia per gli aspetti procedurali, e il "Regolamento per l'attribuzione di assegni per la collaborazione ad attività di ricerca" sono disponibili su internet al seguente indirizzo: <http://www.swas.polito.it/services/concorsi/>."

Torino, 21.11.2012

IL RESPONSABILE DELL'AREA  
(P. VIGLIANI)



<p>DENOMINAZIONE PROGRAMMA DI RICERCA</p> <p>Implementazione di CUDA in hardware su FPGA</p> <p>FPGA implementation of CUDA</p>
<p>ACRONIMO PROGRAMMA DI RICERCA</p> <p>HWCUDA</p>
<p>DURATA E DATA DI INIZIO DEL PROGRAMMA DI RICERCA</p> <p>Durata: 3 anni</p> <p>Inizio: 16 gennaio 2013</p>
<p>CONTENUTO E FINALITÀ PROGRAMMA DI RICERCA</p> <p>La soluzione dei problemi contemporanei di implementazione dei circuiti integrati può richiedere vari approcci di co-progettazione e prototipazione veloce. In particolare la sintesi ad alto livello riduce il tempo di progettazione mantenendo un'elevata qualità dei risultati. Inoltre le FPGA forniscono un numero di porte logiche sufficienti a realizzare una varietà di sistemi complessi a costi molto competitivi. Dal lato del parallelismo, applicazioni per GPU sfruttano l'elevato parallelismo di funzionalità di tipo embedded e grafiche.</p> <p>Il Programma di Ricerca si propone di realizzare un front-end CUDA alla realizzazione di HW in SystemC per HW e/o SW. Attualmente una grande varietà di applicazioni CUDA sono disponibili sul mercato. Con il progetto HWCUDA queste applicazioni potranno essere realizzate in HW su FPGA o ASIC.</p> <p>In order to solve today's challenges of high-complex design for embedded electronic systems, a number of approaches have been tried. Hardware-software codesign is the first big step and an essential enabling technology towards this end. Electronic System Level (ESL) design methodologies is the next big step which addresses the complexity problem by elevating design to a higher level of abstraction, resulting in a more predictable and productive design process. Finally, parallel hardware platforms such as Graphical Processing Units (GPUs) and Field Programmable Gate Arrays (FPGAs) are becoming very popular within PC-based heterogeneous systems for speeding up numerous compute-intensive applications.</p> <p>The program of research t will provide platform that provides the necessary software tools to efficiently adapt CUDA (a parallel-computing architecture and API which is driven by the GPU industry, with wide adoption in many diverse fields ranging from molecular dynamics, to computational chemistry, to image or video processing, etc.) into a new FPGA design flow. With HWCUDA, the CUDA kernels of a CUDA-based application are automatically synthesized and implemented in hardware.</p>
<p>PRESTAZIONI RICHIESTE ALL'ASSEGNIISTA DI RICERCA</p> <p>Realizzazione e collaudo del software per la traduzione di CUDA in SystemC. Realizzazione di semplici benchmark.</p>