



AVVISO N. 242/2014
selezione pubblica, per titoli ed esami, per l'attribuzione di
n. 1 assegno di ricerca "professionalizzante" (categoria A)
presso il Dipartimento di Automatica e Informatica.

Il Politecnico di Torino intende attribuire n. 1 assegno per lo svolgimento di attività di ricerca nell'ambito del programma di ricerca: **"Test and Reliability of next generation computing systems"**, di cui alla scheda allegata.

Campo di ricerca:	Computer science
Settore Scientifico Disciplinare:	ING-INF/05 – Sistemi di elaborazione delle informazioni
Durata assegno:	1 anno
Importo lordo assegno:	Euro 19.367,00 annui lordi

La domanda di partecipazione alla selezione, *redatta sull'apposito modulo e corredata della documentazione indicata nel bando generale per l'attribuzione di assegni di ricerca*, dovrà essere presentata presso l'Area Risorse Umane, Organizzazione, Trattamenti Economici e Previdenziali - Ufficio Personale non strutturato – stanza n. 6 – **dal lunedì al giovedì dalle ore 10.00 alle ore 13.00 e dalle ore 14.00 alle ore 16.00, il venerdì dalle ore 9.00 alle ore 13.00**, ovvero inviata via posta, corriere o tramite fax, allegando copia di un documento di riconoscimento in corso di validità, al n. 0110905919, **entro le ore 16.00 del giorno 22.12.2014**. La data di arrivo sarà comprovata dal timbro a calendario apposto dall'ufficio. Non saranno ritenute valide le domande pervenute oltre il suddetto termine.

La selezione verrà effettuata, per titoli e colloquio, secondo il programma d'esame sotto indicato:

Titolo di studio richiesto per la partecipazione:	Diploma di laurea dell'ordinamento previsto dal D.M. 270/2004 nelle seguenti classi: LM-32 (Ingegneria informatica), ovvero LM-29 (Ingegneria elettronica), ovvero LM-25 (Ingegneria dell'automazione) <i>oppure</i> Diploma di laurea dell'ordinamento previsto dal D.M. 509/1999 nelle seguenti classi: 35/S (Ingegneria informatica), ovvero 32/S (Ingegneria elettronica), ovvero 29/S (Ingegneria dell'automazione) <i>oppure</i> Laurea in Ingegneria informatica, ovvero Laurea in Ingegneria elettronica, conseguita ai sensi degli ordinamenti didattici antecedenti il D.M. 509/1999 <i>oppure</i> titolo universitario straniero equivalente.
Campi su cui dovranno vertere i titoli:	Digital systems testing and reliability.
Temi del colloquio:	Il colloquio verterà sulla discussione dei titoli presentati dai candidati e sulla conoscenza dei temi inerenti: <ul style="list-style-type: none">• Progettazione di sistemi digitali;• Sistemi a microprocessore. Sarà, inoltre, accertata la conoscenza della lingua inglese e per i cittadini stranieri anche di quella italiana.



CALENDARIO DELLE PROVE:

Affissione elenco valutazione titoli:	il 20.01.2015 – ore 11,00 alla bacheca del Dipartimento di Automatica e Informatica del Politecnico di Torino – Torino - C.so Duca degli Abruzzi, 24.
Colloquio:	il 20.01.2015 – ore 11,15 presso il Dipartimento di Automatica e Informatica - Politecnico di Torino – Torino – C.so Duca degli Abruzzi, 24.

Titoli:

Sono valutati, purché in settori attinenti a quello per il quale è bandito l'assegno, i seguenti titoli:

- il dottorato di ricerca fino a 10 punti;
- il voto di laurea fino a 5 punti;
- pubblicazioni fino a 15 punti;
- i diplomi di specializzazione e gli attestati di frequenza di corsi di perfezionamento post laurea conseguiti in Italia o all'estero fino a 10 punti;
- lo svolgimento di documentata attività di ricerca (compresa quella effettuata nell'ambito dello svolgimento della tesi di laurea o di dottorato) presso soggetti pubblici e privati con contratti, borse di studio o incarichi, sia in Italia che all'estero, fino a 20 punti con un massimo di 4 punti all'anno.

Coloro che hanno prodotto domanda dovranno presentarsi nel luogo, giorno ed ora su indicati, muniti di valido documento di riconoscimento.

Il bando generale per l'attribuzione degli assegni di ricerca, cui si rinvia per gli aspetti procedurali, e il "Regolamento per l'attribuzione di assegni per la collaborazione ad attività di ricerca" sono disponibili su internet al seguente indirizzo: <http://www.swas.polito.it/services/concorsi/>.

Torino, 12.12.2014

IL RESPONSABILE DELL'AREA
(Mario RAVERA)
f.to M. Ravera



<p>DENOMINAZIONE PROGRAMMA DI RICERCA:</p> <p>Test e affidabilità dei sistemi di elaborazione di nuova generazione</p> <p>Test and Reliability of next generation computing systems</p>
<p>ACRONIMO PROGRAMMA DI RICERCA</p> <p>TESTNEXT</p>
<p>DURATA E DATA DI INIZIO DEL PROGRAMMA DI RICERCA</p> <p>5 anni dal 04/11/2013</p>
<p>CONTENUTO E FINALITÀ PROGRAMMA DI RICERCA:</p> <p>Lo scopo di questo programma è di studiare e sviluppare nuovi approcci al collaudo e all'incremento dell'affidabilità dei sistemi elettronici di nuova generazione. Il programma si focalizzerà sui seguenti aspetti:</p> <p>Architetture riconfigurabili e architetture SIMD: utilizzo di sistemi riconfigurabili e architetture SIMD per l'accelerazione hardware in ambienti safety critical (automotive, spazio, ecc.).</p> <p>Early System Reliability evaluation: sviluppo di modelli di predizione dell'affidabilità di sistemi complessi tenendo in considerazione le componenti hardware e le componenti software.</p> <p>Universal memories e ECC: analisi dell'affidabilità e metodologie di test ed affidabilità (ECC) per le nuove tecnologie di memoria (RRAM, MRAM, ecc.).</p> <p>Tali attività si svolgeranno nell'ambito dei progetti sotto-elencati (e di eventuali altri acquisiti in futuro sui medesimi temi di questo programma di ricerca):</p> <ul style="list-style-type: none">• STEPS2 – 2013-2014• CLERECO – 2013-2016 <p>The goal of this program is to study and develop innovative approaches for testing and reliability of next generation electronic systems. The program will focus on the following specific activities:</p> <p>Reconfigurable architectures and SIMD architectures: use of reconfigurable devices and SIMD architectures for hardware acceleration in safety critical applications (automotive, space, etc.).</p> <p>Early System Reliability evaluation: development of prediction models for the system reliability evaluation at the early stages of the design project taking into account both the hardware and the software components of the system.</p> <p>Universal memories and ECC: reliability analysis and test and fault tolerance solutions (ECC) for new universal memory technologies (RRAM, MRAM, etc.).</p> <p>Research activities will be carried out in the framework of the following funded projects (or future projects in similar research fields):</p> <ul style="list-style-type: none">• STEPS2 – 2013-2014• CLERECO – 2013-2016
<p>PRESTAZIONI RICHIESTE ALL'ASSEGNIISTA DI RICERCA</p> <p>Ricerca e sviluppo di tecnologie e soluzioni innovative per l'incremento dell'affidabilità di sistemi elettronici.</p>